一、可編程邏輯器件(pld)概述
可編程邏輯器件的基本電路—可編程二極管與門電路和可編程二極管或門電路已介紹。而按pld所包含門多少(即密度高低)分：低密度pld器件—等效邏輯門﹤1000個(gè)；高密度pld器件—等效邏輯門成千上萬(幾千、幾萬、幾十萬門以上)；這里討論低密度器件。圖示電路是低密度pld的結(jié)構(gòu)圖：
輸入電路由輸入緩沖器構(gòu)成，“與”陣和“或”列陣是低密度pld的核心電路，輸出電路主要由三態(tài)輸出門和異或門組成。按“與”陣和“或”陣的可編程或者不可編程分，低密度pld有下面的種類：
1)只讀存儲(chǔ)器---rom，prom(programmable read only memory)
2)現(xiàn)場(chǎng)可編程邏輯陣列---fpla，fpla(field programmable logic arrays)
3)可編程陣列邏輯---pal，pal(programmable arrays logic)
4)通用陣列邏輯---gal，gal(generic array logic)
它們的結(jié)構(gòu)特性如表所示：
這些pld器件在實(shí)現(xiàn)各種組合邏輯電路時(shí),各有優(yōu)點(diǎn)。
二、組合型可編程陣列邏輯(pal)結(jié)構(gòu)
由于pal的與陣可編程，或陣為不可編程的固定連接，所以非常適合于產(chǎn)生各種組合邏輯函數(shù)。它的輸出電路結(jié)構(gòu)又有三種。
⑴ 低電平輸出的固定結(jié)構(gòu)：
⑵ 可編程i/o結(jié)構(gòu)：
這種電路結(jié)構(gòu)，其輸出可作輸出端用，也可作輸入端用，由g3門決定，而g3門輸出由輸入項(xiàng)編程來確定。如g3門輸出高電平時(shí)，三態(tài)門g1為工作態(tài)，i/o端作輸出端用，輸出結(jié)果由編程而定；g3門輸出低電平時(shí)，g1輸出高阻態(tài)，i/o端作輸入端用。
⑶ 可編程極性輸出結(jié)構(gòu)：
當(dāng)異或門的輸入熔絲熔斷時(shí)，輸出，低輸出有效；當(dāng)熔絲短路時(shí)，，高輸出有效。熔絲的通斷由一個(gè)可騙程乘積項(xiàng)的輸出控制。
三、可編程邏輯器件的應(yīng)用
可編程邏輯器件(pld)的應(yīng)用需要開發(fā)軟件的支持，這是與普通數(shù)字集成電路完全不一樣的地方。開發(fā)軟件的種類非常多，往往某個(gè)公司生產(chǎn)的pld器件，該公司都有相應(yīng)的開發(fā)軟件。低密度pld器件的開發(fā)軟件主要有：palsim、fm、cupl、pldesigners、abel等。
在電子技術(shù)實(shí)驗(yàn)課中將簡(jiǎn)單介紹abel語言，并用abel語言進(jìn)行數(shù)字電路的設(shè)計(jì)和仿真。開發(fā)低密度pld器件的過程：
1)在pld開發(fā)環(huán)境下進(jìn)行邏輯功能描述，(用硬件描述語言或原理圖等方法)；
2)在lpd開發(fā)環(huán)境下編譯、仿真邏輯功能描述，檢驗(yàn)邏輯功能的正確性；
3)在pld開發(fā)環(huán)境下適配邏輯功能的描述，并將邏輯描述映射到具體的pld器件中，得到編程所需的jedec文件；
4)連接pc機(jī)與編程器，把jedec文件下載到pld器件中；
5)將下載后的pld器件接上電源、輸入數(shù)據(jù)、控制信號(hào)等，校驗(yàn)邏輯功能是否滿足設(shè)計(jì)要求。
應(yīng)用pld器件的主要工作是1)和5)，其它都由開發(fā)軟件完成。