引言
隨著通信技術(shù)的迅猛發(fā)展，電信號越來越復(fù)雜化和瞬態(tài)化，開發(fā)人員對測量領(lǐng)域*的工具——數(shù)字示波器的性能提出了越來越高的要求。zui大限度提高實時采樣率和波形捕獲能力成為了國內(nèi)外眾多數(shù)字示波器生產(chǎn)廠商研究的重點，實時采樣率和波形捕獲率的提高又必然帶來大量高速波形數(shù)據(jù)的傳輸、保存和處理的問題。因此，作為數(shù)字示波器數(shù)據(jù)處理和系統(tǒng)控制的中樞，微處理器性能至關(guān)重要。本文選用ti公司的雙核dspomap-l138作為本設(shè)計的微處理器，并實現(xiàn)了一種數(shù)字示波器微處理器硬件設(shè)計。
數(shù)字示波器的基本架構(gòu)
目前數(shù)字示波器多采用dsp、內(nèi)嵌微處理器型fpga或微處理器+fpga架構(gòu)。雖然內(nèi)嵌微處理器型fpga靈活性強，可以充分進行設(shè)計開發(fā)和驗證，便于系統(tǒng)升級且fpga外圍電路簡單。但是該類型fpga屬于fpga，價高且供貨渠道難得，不適合低成本的數(shù)字示波器使用。若單獨使用dsp，雖然其數(shù)據(jù)處理能力強大，運行速度較高，但dsp的控制能力不突出，且數(shù)字示波器的采樣率越來越高，dsp內(nèi)部不能做數(shù)據(jù)流降速和緩存，當(dāng)設(shè)計采用高實時采樣率的adc，就得選用頻率更高且內(nèi)部存儲資源更豐富的dsp，而此類dsp一般都價格昂貴，同樣不適合低成本的數(shù)字示波器使用。因此，微處理器+fpga架構(gòu)的方案是本設(shè)計。微處理器+fpga架構(gòu)的數(shù)字示波器的系統(tǒng)結(jié)構(gòu)圖如圖1所示：
圖1微處理器+fpga架構(gòu)的數(shù)字示波器系統(tǒng)結(jié)構(gòu)圖
被測信號經(jīng)模擬通道運放調(diào)理后送到adc器件；adc轉(zhuǎn)換器將輸入端的信號轉(zhuǎn)換成相應(yīng)的數(shù)字信號并經(jīng)過fpga緩存和預(yù)處理；微處理器對采樣得到的數(shù)字信號進行相關(guān)處理與運算；zui后將波形送到屏幕上顯示，完成一次采集過程。同時采集過程中觸發(fā)電路不斷監(jiān)測輸入信號，看是否出現(xiàn)觸發(fā)狀態(tài)，觸發(fā)條件決定了波形的起始位置，觸發(fā)系統(tǒng)能夠保證被測波形能夠穩(wěn)定的顯示到屏幕上。
微處理器選型
本設(shè)計實時采樣率高達2gsps，需要微處理器實時處理的波形數(shù)據(jù)量很大。同時微處理器要實現(xiàn)模擬通道控制、高速adc采樣控制、波形數(shù)據(jù)存儲控制、lcd顯示控制等。因此兼具強大的數(shù)據(jù)處理能力和優(yōu)異控制能力的微處理器成為本設(shè)計。
基于這些要求，本設(shè)計選擇了ti公司的omap-l138dsp。此芯片是ti公司2009年推出的一款高性能處理器芯片。該芯片特點如下：
1、采用c6748dsp內(nèi)核與arm9內(nèi)核的雙核結(jié)構(gòu)，可實現(xiàn)高達300mhz的單位內(nèi)核頻率。利用片上arm9，開發(fā)人員可充分利用dsp內(nèi)核支持高強度的實時處理計算，同時讓arm負責(zé)非實時任務(wù)。
2、豐富的內(nèi)部存儲器資源。其中arm核內(nèi)部有16kb的l1程序cache和16kb的數(shù)據(jù)cache；dsp核采用二級緩存結(jié)構(gòu)，包括32kb的l1程序cache、32kb的數(shù)據(jù)cache和256kb的l2統(tǒng)一映射sram，該二級高速緩存結(jié)構(gòu)可以為所有載入、存儲以及處理請求提供服務(wù)，可以為cpu提供、高速的數(shù)據(jù)共享；此外在arm核與dsp核之間還有高達128kb的片上ram，可被arm核、dsp核以及片外存儲器訪問。
3、豐富的外設(shè)資源。主要包括1個emifa口，可接16bitsdram或者nor/nandflash；1個emifb口，可接16bit的ddr2（zui高頻率150mhz）或16bitmddr（zui高頻率133mhz）；3個uart接口；2個spi接口；2個i2c接口；1個emac控制器；1個usb2.0接口和1個usb1.1接口；1個lcd控制器；1個sata控制器；1個upp接口；1個vpif接口；4個64位通用定時器。豐富的外設(shè)資源不僅可以為示波器提供與pc機、便攜式usb接口設(shè)備通信的接口，而且極大減少dsp外圍電路的設(shè)計規(guī)模，
4、低功耗。采用1.2v內(nèi)核電壓，1.8v或3.3vi/o接口電壓，在深度睡眠模式下功耗僅有6mw，正常工作模式下功耗約為420mw。
此外omap-l138為浮、定點兼容dsp，使用硬件來完成浮點運算，可以在單周期內(nèi)完成，這一優(yōu)點在實現(xiàn)高精度復(fù)雜算法時尤為突出，為復(fù)雜算法的實時處理提供了保證。omap-l138還可與c6748dsp實現(xiàn)引腳對引腳兼容，從而使客戶可采用不同的處理器同時開發(fā)多種不同特性的產(chǎn)品。
數(shù)字示波器系統(tǒng)硬件結(jié)構(gòu)設(shè)計
本設(shè)計adc選用atmel公司的at84ad001，該芯片有兩個通道，每個通道采樣率高達1gsps，拼合可實現(xiàn)2gsps的實時采樣率；fpga選用xilinx公司spartan-3a系列的xc3s400a芯片，該芯片內(nèi)有8064個邏輯單元，360kbit塊ram，56kbit分布式ram，4個數(shù)字時鐘管理模塊（dcm），311個i/o口。300kb容量的sram芯片外掛在fpga上作深存儲用，由于sram存儲器容量比fpga內(nèi)部緩存fifo大得多，能夠存儲更多的波形數(shù)據(jù)，因而能觀察到更多的波形細節(jié)。采用64mbit容量的spiflash存儲示波器掉電需要保存的數(shù)據(jù)，例如程序代碼、bootloader程序、中英文字庫、開機畫面等。
基于omap-l138的示波器硬件系統(tǒng)結(jié)構(gòu)圖如圖2所示：
圖2數(shù)字示波器系統(tǒng)結(jié)構(gòu)圖
本設(shè)計中，被測信號進入模擬通道調(diào)理后送入adc，adc對模擬信號采樣、量化后，進入fpga數(shù)據(jù)流降速和數(shù)據(jù)同步處理，然后根據(jù)存儲深度要求選擇存入fpga內(nèi)部fifo或者存入片外sram，待fpga內(nèi)部fifo或者片外sram滿標(biāo)志有效后，dsp讀取采樣數(shù)據(jù)存入ddr2sdram，并完成一系列復(fù)雜的處理和運算，如fft、插值和濾波等，再存入在ddr2內(nèi)拓展的顯示存儲區(qū)，待需要顯示時再由dsp讀取顯存中的數(shù)據(jù)通過內(nèi)部集成的lcd控制器采用dma方式將數(shù)據(jù)送到lcd顯示，完成一次采集過程。
omap-l138與ddr2的接口電路設(shè)計
omap-l138內(nèi)部集成的ddr2/ddr控制器可外接工作頻率150mhz的ddr2sdram或者工作頻率133mhz的ddr。本設(shè)計采用ddr2sdram作為系統(tǒng)后級波形數(shù)據(jù)緩存器。較之sdram，ddr2sdram不僅讀寫速度可大幅提高，存儲容量更是得到極大擴展,示波器因而能夠存儲更多波形數(shù)據(jù)并觀察到更多的波形細節(jié)，提高示波器對復(fù)雜信號和瞬態(tài)信號的捕獲概率。本設(shè)計的ddr2sdram選用鎂光公司的ddr2800內(nèi)存顆粒，型號為mt47h64m16，容量為1gbit，核心工作電壓為1.8v，核心工作頻率為400mhz，由于omap-l138內(nèi)部的ddr2控制器zui高工作頻率為150mhz，所以此系統(tǒng)中ddr2需要降頻使用。omap-l138與ddr2的接口連接示意圖如圖3所示：
圖3omap-l38與ddr2的接口連接示意圖
ddr2的信號線包括時鐘、數(shù)據(jù)和命令三部分。本設(shè)計由ddr2控制器提供差分時鐘clk+和clk-給ddr2,，差分時鐘之間并接一個100ω的匹配電阻，用以消除時鐘的毛刺并限制驅(qū)動電流；數(shù)據(jù)部分主要完成數(shù)據(jù)傳輸工作，包括數(shù)據(jù)線dq[15:0]、數(shù)據(jù)同步信號dqs（本設(shè)計ldqs對應(yīng)數(shù)據(jù)線低八位，udqs對應(yīng)數(shù)據(jù)線高八位）、數(shù)據(jù)信號屏蔽線dm（在突發(fā)寫傳輸時屏蔽不存儲的數(shù)據(jù)，ldm對應(yīng)數(shù)據(jù)位低八位dq[7:0]，udm對應(yīng)數(shù)據(jù)線高八位dq[15:8]），本設(shè)計在dqs信號和dm信號上串接一個22ω的電阻，起抗干擾和濾波作用，提高信號質(zhì)量；命令部分包括行地址選通信號rasn、列地址選通信號casn、寫使能信號wen、片選信號csn、時鐘使能信號cke以及芯片內(nèi)部終端電阻使能odt，主要完成尋址、組成各種控制命令以及內(nèi)存初始化工作。本設(shè)計由于ddr2控制器內(nèi)沒有終端電阻，因此將ddr2sdram的odt信號直接接地使ddr2芯片內(nèi)的終端電阻無效。
ddr2的讀、寫時序圖分別見圖4和圖5：
圖4ddr2的讀數(shù)據(jù)時序圖
圖5ddr2的寫數(shù)據(jù)時序圖
以太網(wǎng)的接口電路設(shè)計
用示波器測量電信號時，信息和測量結(jié)果便捷的保存和共享變得日益重要。若數(shù)字示波器提供以太網(wǎng)接口，開發(fā)人員就可以方便地將測量數(shù)據(jù)和結(jié)果通過網(wǎng)絡(luò)共享，實現(xiàn)遠程調(diào)試；也可以將波形數(shù)據(jù)通過網(wǎng)絡(luò)上傳到pc機上，在pc機上實現(xiàn)波形數(shù)據(jù)的處理、分析和顯示。
omap-l138內(nèi)部集成的以太網(wǎng)控制器（emac）支持ieee802.3標(biāo)準(zhǔn)，支持10base-t和100base-t兩種以太網(wǎng)標(biāo)準(zhǔn)，有全雙工和半雙工兩種工作模式可供選擇，提供了mii和rmii兩種以太網(wǎng)接口。
選用lan8710以太網(wǎng)收發(fā)器，該以太網(wǎng)收發(fā)器提供mii和rmii兩種以太網(wǎng)接口。本設(shè)計采用mii接口實現(xiàn)lan8710與emac的互聯(lián)。mii接口包括一個數(shù)據(jù)接口，一個mac和phy之間的管理接口。數(shù)據(jù)接口包括分別用于發(fā)送器和接收器的兩條獨立信道。每條信道有4根數(shù)據(jù)線、時鐘和控制信號，其中管理接口是雙信號接口：一個是時鐘信號，另一個是數(shù)據(jù)信號。通過管理接口，上層能監(jiān)視和控制phy。管理接口的時鐘mdc由emac提供，zui高可達8.3mhz；數(shù)據(jù)信號mdio是雙向接口，與mdc同步，控制收發(fā)器并從收發(fā)器收集狀態(tài)信息。可收集的信息包括鏈接狀態(tài)、傳輸速度與選擇、斷電、低功率休眠狀態(tài)、tx/rx模式選擇、自動協(xié)商控制、環(huán)回模式控制等。
以太網(wǎng)接口連接示意圖如圖6所示：
圖6以太網(wǎng)接口連接示意圖
結(jié)論
本設(shè)計有以下優(yōu)點：數(shù)據(jù)處理與系統(tǒng)控制同步執(zhí)行；微處理器內(nèi)部存儲資源豐富，且采用二級緩存結(jié)構(gòu)，系統(tǒng)響應(yīng)速度快；外設(shè)資源豐富，提供了如usb接口、rs232接口和以太網(wǎng)接口等與pc機互聯(lián)的接口，方便示波器上采集到的波形數(shù)據(jù)在pc機上實時處理和在線調(diào)試；外部存儲器資源豐富，采用1gbit容量的ddr2sdram作后級波形數(shù)據(jù)緩存區(qū)和顯示數(shù)據(jù)緩存區(qū)，能夠存儲更多波形數(shù)據(jù)，觀察到更多波形細節(jié)。由此可見，采用該示波器系統(tǒng)可大幅提高數(shù)字示波器的數(shù)據(jù)處理能力和波形捕獲率，整機的響應(yīng)速度也將上一個臺階。