隨著集成電路制造技術持續(xù)演進，堆疊納米片環(huán)柵場效應晶體管(stacked nanosheets gaa fet)在3納米以下節(jié)點將替代傳統(tǒng)鰭型晶體管(finfet)，進一步推動半導體產(chǎn)業(yè)發(fā)展。然而，面對大規(guī)模制造的需求，gaa晶體管技術需突破n型與p型器件工作電流(ion)嚴重失配和閾值電壓(vth)調(diào)控困難等挑戰(zhàn)。這對納米片溝道材料和高κ金屬柵材料提出了更多的技術創(chuàng)新要求。因此，針對gaa晶體管進行器件結構創(chuàng)新，已成為未來邏輯器件工藝研究的重要方向。
近日，中國科學院微電子研究所先導中心研究員殷華湘團隊基于主流gaa晶體管的制造工藝，在體硅襯底上通過調(diào)整sige/si疊層外延中底部sige層的ge含量，并在后柵溝道中采用納米級高選擇比sige層刻蝕技術，設計并制備出溝道結構類似魚骨狀的gaa器件(fishbonefet)。
由于在傳統(tǒng)堆疊si納米片間引入額外的應變sige nano-fin結構，在相同的平面投影面積下大幅增加了gaa器件中的溝道導電面積并提升了p型器件的驅(qū)動性能。相比同類型的樹型(tree-like)gaa器件(treefet)，該研究設計的fishbonefet進一步改善了n型與p型器件的電學性能失配問題，并利用單一功函數(shù)金屬柵材料實現(xiàn)了面向cmos器件的閾值調(diào)控，解決了fishbonefet晶體管在cmos集成中的關鍵問題。
基于上述創(chuàng)新技術，科研團隊研制出兼容主流gaa器件工藝的cmos fishbonefet和treefet器件，獲得高的n/pfet器件電流開關比，在單一功函數(shù)金屬柵下獲得更為平衡的n型與p型gaa器件驅(qū)動性能匹配。研究發(fā)現(xiàn)，n型treefet和fishbonefet在抑制短溝道器件的漏致勢壘降低(dibl)效應上更具優(yōu)勢，且treefet較fishbonefet具有更低的dibl效應?？蒲袌F隊提出了應變sige nano-fin中的價帶補償理論，解釋了新結構中的特殊電學效應，為新型gaa晶體管導入高性能cmos集成電路應用建立了關鍵技術路徑。
近日，相關研究成果以investigation of fabricated cmos fishbonefets and treefets with strained sige nano-fins on bulk-si substrate為題，發(fā)表在《電氣和電子工程師協(xié)會電子器件快報》(ieee electron device letters)上，并被選為主編重點推薦和“亮點文章”(editors'picks)。研究工作得到中國科學院戰(zhàn)略性先導專項(a類)和國家自然科學基金委員會等的支持。
(a)新型fishbonefet與treefet結構的tem結果；(b)堆疊sige/si層中sige材料雙端刻蝕深度隨ge含量變化趨勢；(c)100nm柵長器件的ids-vgs特性@vdsat=±0.9v；(d)器件的dibl效應隨柵長變化關系；(e)si ns和應變sige nano-fin的能帶示意圖。