在 ic 生產(chǎn)流程中，ic 多由專業(yè) ic 設(shè)計公司進行規(guī)劃、設(shè)計，像是聯(lián)發(fā)科、高通、intel 等知名大廠，都自行設(shè)計各自的 ic 芯片，提供不同規(guī)格、效能的芯片給下游廠商選擇。因為 ic 是由各廠自行設(shè)計，所以 ic 設(shè)計十分仰賴工程師的技術(shù)，工程師的素質(zhì)影響著一間企業(yè)的價值。然而，工程師們在設(shè)計一顆 ic 芯片時，究竟有那些步驟？設(shè)計流程可以簡單分成如下。
設(shè)計第一步，訂定目標
在 ic 設(shè)計中，最重要的步驟就是規(guī)格制定。這個步驟就像是在設(shè)計建筑前，先決定要幾間房間、浴室，有什么建筑法規(guī)需要遵守，在確定好所有的功能之后在進行設(shè)計，這樣才不用再花額外的時間進行后續(xù)修改。ic 設(shè)計也需要經(jīng)過類似的步驟，才能確保設(shè)計出來的芯片不會有任何差錯。
規(guī)格制定的第一步便是確定 ic 的目的、效能為何，對大方向做設(shè)定。接著是察看有哪些協(xié)議要符合，像無線網(wǎng)卡的芯片就需要符合 ieee 802.11 等規(guī)范，不然，這芯片將無法和市面上的產(chǎn)品兼容，使它無法和其他設(shè)備聯(lián)機。最后則是確立這顆 ic 的實作方法，將不同功能分配成不同的單元，并確立不同單元間鏈接的方法，如此便完成規(guī)格的制定。
設(shè)計完規(guī)格后，接著就是設(shè)計芯片的細節(jié)了。這個步驟就像初步記下建筑的規(guī)畫，將整體輪廓描繪出來，方便后續(xù)制圖。在 ic 芯片中，便是使用硬件描述語言（hdl）將電路描寫出來。常使用的 hdl 有 verilog、vhdl 等，藉由程序代碼便可輕易地將一顆 ic 地菜單達出來。接著就是檢查程序功能的正確性并持續(xù)修改，直到它滿足期望的功能為止。
▲ 32 bits 加法器的 verilog 范例。
有了計算機，事情都變得容易
有了完整規(guī)畫后，接下來便是畫出平面的設(shè)計藍圖。在 ic 設(shè)計中，邏輯合成這個步驟便是將確定無誤的 hdl code，放入電子設(shè)計自動化工具（eda tool），讓計算機將 hdl code 轉(zhuǎn)換成邏輯電路，產(chǎn)生如下的電路圖。之后，反復(fù)的確定此邏輯閘設(shè)計圖是否符合規(guī)格并修改，直到功能正確為止。
▲ 控制單元合成后的結(jié)果。
最后，將合成完的程序代碼再放入另一套 eda tool，進行電路布局與繞線（place and route）。在經(jīng)過不斷的檢測后，便會形成如下的電路圖。圖中可以看到藍、紅、綠、黃等不同顏色，每種不同的顏色就代表著一張光罩。至于光罩究竟要如何運用呢？
▲ 常用的演算芯片- fft 芯片，完成電路布局與繞線的結(jié)果。
層層光罩，迭起一顆芯片
首先，目前已經(jīng)知道一顆 ic 會產(chǎn)生多張的光罩，這些光罩有上下層的分別，每層有各自的任務(wù)。下圖為簡單的光罩例子，以集成電路中最基本的組件 cmos 為范例，cmos 全名為互補式金屬氧化物半導(dǎo)體（complementary metal–oxide–semiconductor），也就是將 nmos 和 pmos 兩者做結(jié)合，形成 cmos。至于什么是金屬氧化物半導(dǎo)體（mos）？這種在芯片中廣泛使用的組件比較難說明，一般讀者也較難弄清，在這里就不多加細究。
下圖中，左邊就是經(jīng)過電路布局與繞線后形成的電路圖，在前面已經(jīng)知道每種顏色便代表一張光罩。右邊則是將每張光罩攤開的樣子。制作是，便由底層開始，依循上一篇 ic 芯片的制造中所提的方法，逐層制作，最后便會產(chǎn)生期望的芯片了。
至此，對于 ic 設(shè)計應(yīng)該有初步的了解，整體看來就很清楚 ic 設(shè)計是一門非常復(fù)雜的專業(yè)，也多虧了計算機輔助軟件的成熟，讓 ic 設(shè)計得以加速。ic 設(shè)計廠十分依賴工程師的智能，這里所述的每個步驟都有其專門的知識，皆可獨立成多門專業(yè)的課程，像是撰寫硬件描述語言就不單純的只需要熟悉程序語言，還需要了解邏輯電路是如何運作、如何將所需的算法轉(zhuǎn)換成程序、合成軟件是如何將程序轉(zhuǎn)換成邏輯閘等問題。